同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路。同步时序逻辑电路的特点是各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲带来时,电路的状态才能改变,改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x有无变化,状态表中的每个状态都是稳定的。
时钟/时钟树的属性
一般的时钟,指的是全局时钟,全局时钟在芯片中的体现形式是时钟树。
时钟树,是由许多缓冲单元(buffer cell)平衡搭建的时钟网状结构,如下图:
![](http://static.11467.com/img/lazy.gif)
------------------------------------