JEDEC(电子工程设计发展联合协会)已经明确规定存储设备详细测试要求,需要对抖动、定时和电气信号质量进行验证。测试参数:如时钟抖动、建立和保持时间、信号的过冲、信号的下冲、过渡电压等列入了JEDEC为存储器技术制定的测试规范。但执行规范里的这些测试是一个很大的挑战,因为进行这些测试很可能是一个复杂而又耗时的任务。拥有正确的工具和技术,可以减少测试时间,并确保准确的测试结果。在本应用文章中,我们将讨论针对存储器测试的解决方案,这个方案能够帮助工程师战胜挑战和简化验证过程。
信号的获取和探测
存储器验证的个难点问题是如何探测并采集必要的信号。JEDEC标准规定的测试应在存储器元件的BGA(球栅阵列结构的PCB)上。而FBGA封装组件包括一个焊球连接阵列(这是出于实际目的),无法进入连接,如何进行存储器的探测呢?
一种解决方案是在PCB布线过程中设计测试点,或探测存储器元件板的背面的过孔。虽然这些测试点没有严格在“存储器元件附近”,PCB走线长度一般都比较短,对信号衰减的影响很小。当使用这种方法探测时,信号完整性通常是相当不错的,可以进行电气特性的验证。
对于这种类型应用,可以使用手持,但是在多个前端和测试点同时保持良好的电接触非常困难。
![](http://static.11467.com/img/lazy.gif)
------------------------------------