PCIE 3.0简介及信号和协议测试方法
PCIExpress(简称PCIE)总线是PCI总线的串行版本,其采用多对高速串行的差分信号进行高速传输,每对差分线上的信号速率可以是1代的2.5Gbps、2代的5Gbps以及现在正逐渐开始应用的3代8Gbps。
PCIE标准是由PCI-SIG组织制定,自从推出以来,1代和2代标准已经在PC和Server上逐渐普及,用于支持高速显卡以及其它接口卡对于高速数据传输的要求。出于支持更高总线数据吞吐率的目的,PCI-SIG组织在2010年制定了PCIE3.0,即PCIE 3代的规范。目前,PCIE3.0已经开始出现在一些高端的Server上,而在普通PC上的应用也是指日可待。
那么PCIE3.0总线究竟有什么特点?对于其测试有什么特殊的地方呢?我们这里就来探讨一下。
我们知道,PCIE2代在每对差分线上的数据传输速率是5Gbps,相对于1代提高了1倍;而3代要相对于2代把速率也提高一倍,理所当然的是把数据传输速率提高到10Gbps。但是就是这个10Gbps把PCI-SIG给难住了,因为PC和Server上出于成本的考虑,普遍使用便宜的FR4的PCB板材以及廉价的接插件,无论采用什么技术都很难保证10Gbps的信号还能在原来的信号路径上可靠地传输很远的距离(典型距离是15~30cm)。因此PCI-SIG决定把PCIE3代的数据传输速率定在8Gbps。但是8Gbps比着2代的5Gbps并没有高一倍,所以PCI-SIG决定在3代标准中把在1代和2代中使用的8b/10b编码去掉。我们知道,在PCIE1代和2代中为了保证数据的传输密度、直流平衡以及内嵌时钟的目的,每8bit数据会编码成10bit数据传输。因此,5Gbps的实际有效数据传输速率是5Gbps×8b/10b=4Gbps。这样,如果在PCIE3代中不使用8b/10b编码,其有效数据传输速率就能比着2代的4Gbps提高1倍。但是这样问题又来了,数据如果不经编码传输很难保证数据传输密度和直流平衡,接收端的时钟恢复电路也很容易失锁,于是PCIE3代里面采用了扰码的方法,即数据传输前先和一个多项式进行异或,这样传输链路上的数据就看起来比较有随机性,到了接收端再用相同的多项式把数据恢复出来。通过上述方法,PCIE3代可以用8Gbps的传输速率实现比2代的5Gbps高1倍的数据传输速率。
测试流程:
1.找准待测试PCIe的TX和RX信号测试点;
2.将差分probe cable连接在示波器信号采集口上;
3.将差分Probe Cable的探针接在测试点上;
4.使DUT正常工作,获得PCIe_RX/TX信号的Eye Pattern测试数据。