由于USB3.0的速率高达5Gbps，在USB3.0规范中接收机测试成为必测项目。接收机测试包括了误码和抖动容限测试两部分。
3. 产品测试
产品描述迪赛康USB3.0测试夹具专门为USB3.0接口测试设计，SI特性符合USB3.0协议，阻抗一致性优异，支持USB-A连接器。此测试夹具可用于信号速率，抖动，眼图，上升/下降沿等电气 性能测试，完全符合USB3.0规范。
上海精汐电子
保留在没有通知或提示的情况下对本手册内容进行修改的权利
USB3.0的Transmitter测试
在发送端测试中，通常需要消除USB3.0的测试夹具引入的损耗和反射。如下图1所示为USB3.0发送端测试示意图：夹具插到待测试芯片的USB口，夹具上通过PCB的传输线USB口引出到4个SMA连接头（USB3的TX和RX各两个），用SMA接口的同轴电缆连接到示波器。由于夹具上的连接器、过孔、传输线等会使信号发生衰减、色散或者反射，导致示波器测量到的信号有所恶化。力科的眼图医生软件包括了夹具去嵌功能，只需输入夹具的S参数模型文件（可由VNA或者TDR测量得到），即可计算出没有夹具时测量到的信号的波形与眼图。
SSC经常使用在计算机主板的电路上，用于减小电磁辐射。在USB3.0中，需要测试扩频时钟的调制频率（SSCModulate Rate）、频偏值（SSC Deviation Max）和频偏值（SSC DeviationMin），测试时PUT发送出CP1码型的数据流（CP是CompliancePattern的简写，在USB3的物理层测试中，各项测试需要不同的测试码型）,CP1码型为D10.2，即0101连续跳变的码型，相当于频率2.5GHz的时钟，规范要求扩频时钟的调制频率为30-33KHz之间，频偏值在+/-300ppm之间，频偏值在-5300ppm到-3700ppm直接。如图4为力科示波器测量扩频时钟的结果。SSC是CTSRev0.9中是必测项目，跟USB3.0芯片输入时钟紧密相关，如果输入时钟的SSC不符合要求，通常USB3.0的输出信号的SSC也无法通过测试。
CTLE实现方案的设计要比其它技术简单，能耗要低于其它技术。在某些情况下，由于适应性、精度和噪声放大方面的限制，仅仅使用CTLE实现方案可能是不够的。其它技术包括前向反馈均衡（FFE）和判定反馈均衡（DFE），通过对数据样点加权一些补偿系数来补偿通道损耗。
从眼图上可以看到，在没有去加重时，所有比特位的幅度理论上是相同的。有了去加重，跳变位比非跳变位的幅度要高，有效地提高了信号的高频成分。
设备或主机中的接收机均衡电路与实现方案有关，但USB3.0标准为一致性测试规定了CTLE（图8）。参考接收机必须实现这个CTLE，如误码率测试仪（BERT）或示波器，才能进行一致性测试测量（用于发射机测试及本例的接收机压力眼图校准），其通常采用软件仿真的形式。
免责声明
本手册仅供参考，不构成任何的合约或承诺，上海精汐电子科技有限公司试图在本手册中提供准确的信息，
但不保证手册内容不含有技术性描述误差或印刷性错误，上海精汐电子对此不承担任何责任
SI性能优化至5Gbps，符合USB3.0协议。